| Summary: |
���ѥD�n���e��Altera�i�s�{�边��BMAX+plus���}�o�u��BVHDL�w��y�z�y���M�״I���Ʀr�q��μƦr�q�l�t��EDA�]�p��ҡC���Ѥ,��W�B�U��g�C�W�g���z�g�A�ĭz�FAltera�D�n�t�C��CPLD�MFPGA����c�ίS�I�A�H�ά�3���}�o�n��MAX+plus�����ϥΡA�Ժɤ��ФFVHDL���y���M��ΧN�F�U�g�����g�A�C�|�F�j�q�]�p��ҡA�o�ǹ�ҵ{�ǥ����q�L�F��u�A�ç��bJLE��EDA����P�}�o�t�ΤW�q�L�F�w���աA��ҹ�j�������{�H�M���G�i��F�ԲӤ*R�C���ѹ�Ωʱj�A�A�X�@����¾���M���|�ժ��M�~�Ч�A�]�i�Ѧ���M�~�H��ѦҡC������K�оǡA���Ѱt���q�l�ЮסA���ݭn���Ѯv�i�P�X�����pô�A�K�O���ѡC |