語系: 繁體中文

說明(常見問題)

登入

語系

英文 (1)

書封

跳至 : 概要 | 書目資訊 | 主題

Sutherland, Stuart, (1953-)

概要

作品:	0 作品在 1 項出版品 1 種語言

書目資訊

SystemVerilog for design : = a guide to using SystemVerilog for hardware design and modeling / by: Davidmann, Simon.; Sutherland, Stuart, (1953-); Flake, Peter. (書目-語言資料,印刷品)

SystemVerilog for design : = a guide to using SystemVerilog for hardware design and modeling / by: Davidmann, Simon.; Sutherland, Stuart, (1953-); Flake, Peter. (書目-語言資料,印刷品)

主題

Electronic digital computers Computer Simulation Verilog (Computer hardware description language) SystemVerilog (Computer hardware description language) Computer simulation.

變更密碼[密碼必須為2種組合(英文和數字)及長度為10碼以上]

登入