• SystemVerilog for design : = a guide to using SystemVerilog for hardware design and modeling /
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: SystemVerilog for design :/ by Stuart Sutherland, Simon Davidmann, Peter Flake ; foreword by Phil Moorby.
    其他題名: a guide to using SystemVerilog for hardware design and modeling /
    其他題名: System Verilog for design
    作者: Sutherland, Stuart,
    其他作者: Flake, Peter.
    出版者: Boston, Mass. :Springer Science+Business Media, : c2010.,
    面頁冊數: xxx, 418 p. :ill. ; : 24 cm.;
    附註: Includes index.
    標題: Computer Simulation - Congresses. -
    ISBN: 9781441941251 (pbk.) :
館藏
  • 1 筆 • 頁數 1 •
 
E048668 圖書館3F 書庫 一般圖書(BOOK) 一般圖書 621.392 S9959 2010 一般使用(Normal) 借出 / 到期日: 2025/09/15 23:59:59 0
  • 1 筆 • 頁數 1 •
評論
Export
取書館別
 
 
變更密碼[密碼必須為2種組合(英文和數字)及長度為10碼以上]
登入