國立虎尾科技大學 |

語系: 繁體中文

說明(常見問題)

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

Advanced HDL synthesis and SOC proto...

~

Taraate, Vaibbhav.

Advanced HDL synthesis and SOC prototyping : = RTL design using Verilog /

紀錄類型:	書目-語言資料,印刷品 : Monograph/item
正題名/作者:	Advanced HDL synthesis and SOC prototyping :/ Vaibbhav Taraate.
其他題名:	RTL design using Verilog /
作者:	Taraate, Vaibbhav.
出版者:	Singapore :Springer, : c2019.,
面頁冊數:	xxi, 307 p. :ill. (some col.) ; : 24 cm. ;
標題:	Electronic circuits. -
ISBN:	9789811087752 (cloth) :

Advanced HDL synthesis and SOC prototyping : = RTL design using Verilog /
Taraate, Vaibbhav.

Advanced HDL synthesis and SOC prototyping :RTL design using Verilog /Vaibbhav Taraate. - Singapore :Springer,c2019. - xxi, 307 p. :ill. (some col.) ;24 cm.

Includes bibliographical references and index.

ISBN: 9789811087752 (cloth) :NT5182

LCCN: 2018958948Subjects--Topical Terms:

563332
Electronic circuits.

Dewey Class. No.: 621.3815

Advanced HDL synthesis and SOC prototyping : = RTL design using Verilog /
LDR:00593cam a2200181 a 450 001 984443
005 20180920101108.0
008 201218s2019 si a b 001 0 eng
010 $a 2018958948
020 $a 9789811087752 (cloth) : $c NT5182
020 $z 9789811087769 (ebook)
035 $a 20676098
040 $a DLC $b eng $c NFU
041 0 # $a eng
082 0 4 $a 621.3815 $2 23
100 1 $a Taraate, Vaibbhav. $3 1109142
245 1 0 $a Advanced HDL synthesis and SOC prototyping : $b RTL design using Verilog / $c Vaibbhav Taraate.
260 # $a Singapore : $b Springer, $c c2019.
300 $a xxi, 307 p. : $b ill. (some col.) ; $c 24 cm.
504 $a Includes bibliographical references and index.
650 # 0 $a Electronic circuits. $3 563332
650 # 0 $a Logic design. $3 561473
650 # 0 $a Microprogramming. $3 1022170

筆 0 讀者評論

館藏

1 筆 • 頁數 1 •
1

典藏地名稱

館藏流通類別

E047185

圖書館3F 書庫

一般圖書(BOOK)

一般圖書

621.3815 T176 2019

一般使用(Normal)

在架

0

1 筆 • 頁數 1 •
1

評論

新增評論分享你的心得

Export

取書館別

變更密碼[密碼必須為2種組合(英文和數字)及長度為10碼以上]

登入